# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

58-115569

(43)Date of publication of application: 09.07.1983

(51)Int.Cl.

GO6F 15/16

(21)Application number : 56-212082

(71)Applicant: FUJI ELECTRIC CO LTD

**FUJI FACOM CORP** 

(22)Date of filing:


29.12.1981

(72)Inventor: HAGIWARA KENICHI

#### (54) MULTIPROCESSOR SYSTEM

### (57)Abstract:

PURPOSE: To improve the throughput of the whole of the system, by recognizing immediately the existence of an idle processor by a main processor and assigning this processor to a task to which the start request is issued. CONSTITUTION: Contents of flag registers of plural processors constituting the multiprocessor system are inputted to input terminals 11,12...1n corresponding to idle processors. These terminals are connected to one terminals of corresponding gate circuits 21,22...2n, and the other input terminals are connected to a processor select indication flag register 50 through an inverter 60. Meanwhile, output terminals of circuits 21W2n are connected to input terminals of corresponding processor status display flag registers 31,32...3n, and outputs of these registers are connected to a processor number register 80 through a priority encoder 40 and a gate circuit 70. Thus, the virtual device having the channel bus is provided to control exclusively the specific area to the mass storage device by the channel bus.



### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

### (9) 日本国特許庁 (JP)

①特許出願公開

## ⑩公開特許公報(A)

昭58—115569

Olnt. Cl.<sup>3</sup>G 06 F 15/16

識別記号

庁内整理番号 6619-5B 羽公開 昭和58年(1983)7月9日

発明の数 1 審査請求 未請求

(全 6 頁)

**劉マルチプロセツサ方式** 

顧 昭56-212082

②出 願 昭56(1981)12月29日

@発 明 者 萩原賢一

日野市富士町1番地富士フアコ

ム制御株式会社内

①出 願 人 富士電機製造株式会社

川崎市川崎区田辺新田1番1号

①出 願 人 富士フアコム制御株式会社

日野市富士町1番地

邳代 理 人 弁理士 玉蟲久五郎 外3名

明細蓋

1.発明の名称

创特

マルチプロセプサ方式

2.特許請求の範囲

マスタブロセッチ及びこれに従属する複数のブロセッチから構成されるマルチブロセッチ・システムにおいて、

 ブロセツサ番号を出力しかつ空を状態にあるブロセツサが存在しない場合にはその旨を表示する信号を出力する延択手改、及びタスク管理ナーブルをマスクブロセツサに備え、

マスタブロセツサは、各プロセツサからタスクの起動要求を受けたときは前記選択手段の出力信号を検出し、抵出力信号がプロセッサ番号を表示している場合には該番号を有するプロセッサを前記起動要求に係るタスクに割付け、前記出力任号が空きプロセッサの不存在を表示している場合には前記タスク管理テーブルに従って選択したプロセッサを前記起動要求に係るタスクに割付けることを特徴とするマルチプロセッサ方式。

3.免明の詳細な説明

この発明はプロセッサ割付け方式の改良により 処理能力の向上を図つたマルチプロセッチ方式に 関するものである。

複数台のプロセッサから構成されるマルチプロ セッサ・レステムにおいては、タスク(特定の目 的をもつた処理の集合)の割付けに関するプロセ フサ相互間の競合解決手段として、マスタブロセ フサ方式が採用されている。この方式は、 複数台 のブロセツサのうちいずれか 1 台をマスタブロセ フサとし、これに従属する残りの各プロセツサは、 他のプロセプサへの割付けを伴うタスクの実行袋 求が生じたときにはその旨をマスタブロセツサに 通知し、この通知を受けたマスタブロセツサがそ のタスクの優先度、 レステム 稼動状態などに応じ この実行姿求タスクに対して 被適のブロセッサを 割付ける構成となつている。

従来この種マスタブロセッサ方式におけば 地では、すべてのタスクの状態を 理するためのプロセッサの がでなっためのプロセッサの がでなったがのでなったがです。 アーブルをでするためのプロセッサで ではなったがはなったがはなったがです。 アーブルをのタスク実行に対し、マスタ付けで アッサが以下に示するというソフトではなった。 では、アスタボの に対する に対す に対する に対す に対する に対する に対する に対す に対す に対す に対す に対す に対す に対す

る。この通知を受けたマスタブロセツサの CPUは、タスク管理テーブル及びプロセツサ管理テーブル CPUは、プロセツサ管理テーブルに 「空き状型」が記録される。その後マスタブロセッサの CPUはタスク管理テーブルを 関べ、 起動 要求が保留中のタスクあるいは優先順位が低かったため実行が中断されたタスクが存在していれば、 そのうちいずれかを選択し、選択したタスクにブロセッサを割付ける作業を行なう。

しかしながら、上記マスタブロセンサ方式におけるプロセンサ割付け方式には次のは知及びタスク起動要求の適知及びタスクを了の通知はマスタブロセンサの CPU で到着ない。カングロセンサを割付ける作業中に、タスクにプロセンサを割付ける作業中に、タスクにはいるでは、アスタブロセンサで保留されることになるので、マスタブロセンサは新たに発生した空き状態を迫ちに認なする

ツサはプロセツサ智坦テーブルを調べて、タスク を実行していない空き状態のプロセツサを採す。 望き状態のプロセッサが見つかればそのプロセッ サを起助要求のあつたタスクに割付ける。一方、 空き状態のプロセッナが見つからなければ、タス ク賢理テーブルを調べて起勤要求のあつたタスク よりも優先順位の低いタスクを実行しているプロ セツサを探す。もし、そのようなプロセツサが見 つかればそのプロセツサが実行中のタスクを中断 させ、起動要求のあつた高い侵先順位のタスクを 実行させる。一方、そのような低後先順位のタス クを実行しているプロセツサが見つからなければ、 起動袋求は保留される。上記プロセツナ副付け作 葉の結果は、タスク管理テーブル及びプロセッチ 貨理テーブルに妃録される。特に、新たにタスク が捌付けられたプロセツサについては、プロセッ サ質理テーブルに「タスク実行状態」が記録され **5**.

また各プロセッサは実行していたタスクを終了 するたびに、その旨をマスタブロセッサに通知す

ことができない。このためマスタブロセツサは、 空き状態のプロセツサが実際に存在するにも拘ら ず、優先敗位の低いタスクを実行しているプロセ ツサをあえて中断させ、このプロセツサに実行姿 求のあつたプロセツサを刮付けてしまうという不 台建を生ずる場合がある。

#### 持開昭58-115569 (3)

が、これはマスタブロセツナPiにおいて保留される。引続いて時刻はにおいてブロセツナPiが実行していたタスクTiが終了してタスク終了通知が発せられるが、これもマスタブロセツサPiにおいて保留される。マスタブロセツサPiは、時刻はにおいて、優先順位の最も低いタスクTiを実行しているプロセッチPiを選択し、これをプロセッサPiから起動要求のあつたタスクTiに割付ける。ただしタスクTiに比べてタスクTiの優先順位が高いものとする。

マスタブロセンサの CPU は、タスク Ta に対する
プロセンサ Pa の例付けが終了すると、保留してお
いたプロセンサ Pa からの起動要求の処理を開始す
る。このプロセンサ 例付け処理は上述した手順と
全く同様の手順で行われる。この場合、プロセンサ
されたままになつているので、マスタブロセンサ
はガロセンサ Pa が実際には空き状態にあることを
認識できない。このため、マスタブロセンサは、
時刻 ta において、 級も優先順位の低いタスク Ta を

実行しているプロセッチ Poのタスクを中断させて これをタスク Toに割付け、この割付けが終了した 後、はじめてプロセッチ Poからのタスク終了通知 の処理を開始することになる。 このように、従来方式においてはプロセッチか

このように、従来方式においてはブロセッサからのタスク終了通知をタスク起動要求と同様に到着順にマスタブロセッサで処理していたので、マスタブロセッサが空き状態になつたブロセッサの存在を退職するまで長時間を要することかあり、レステム全体の処理能力を十分に発揮できないという欠点があつた。

本発明は上記従来方式の欠点を考慮してなされたものであり、その目的は、マスタブロセッチが 空き状態になつたプロセッチの存在を遊もに必然 して、これを起動要求のあつたタスクに例付ける ことによつてレステム全体の処理能力の向上を凶 つたプロセッチ例付け方式を提供することにある。

以下本発明の評細を実施例により説明する。

第 2 凶は、本発明の一実施例に使用する空きプロセンチ選択装置の構成の一例を示すプロック凶

であり、これはマスタブロセツサ内に設けられて いる。マルチプロセツナを構成するロ台のプロセ ツナは、それぞれタスク実行中であるか空き状態 にあるかを表示する状態フラグ・レジスタ(凶示 せず)を備えており、これらのレジスタの内容は それぞれこの空きプロセッサ選択装置の対応の入 力端子 11、12、13 … 1 a に入力する。これら入 力塩子はそれぞれ対応のゲート回路 21、22、23 … 2 ■ の一方の入力端子に結合されており、これ らゲート回路の他方の入力端子はインパータ 6 0 を介してプロセツサ選択指示フラグ・レジスタ 50 の出力強子に結合されている。ゲート回路 21、 22、25 … 2 m の出力端子は、対応のプロセプサ 状態投示フラグ・レジスタ 31、32、33 … 3 n の 入力端子に結合され、これらレジスタの出力端子 はプライオリティ・エンコーダ40の入力端子に 結合されている。このブライオリテイ・エンコー グの出力端子はゲート回路70の一方の入力端子 に結合されており、このゲート回路の他方の入力 端子は、プロセツサ道択指示フラグ・レジスタ50 の出力端子に直結されている。ゲート回路 7 0 の出力端子はブロセッチ番号レジスタ 8 0 の人力端子に結合されており、このレジスタ 8 0 の内容は端子 8 1 を介してマスタブロセッチの CPU に統出される。

人力選子11(1=1~n)には、対応のプロセッサーがタスクに割付けられたときにそのプロセッサがタスク実行状態になつたことを示すフラグ「O」がマスタブロセッサの CPU から供給され、一方対応のプロセッサーがタスクを終了したときにそのプロセッサが空き状態になったことを示すフラグ「1」がマスタブロセッサの CPUを介することなくプロセッサーから直接供給された空きプロセッサは、上述のように構成された空きプロセッサ選択装置の他に、すべてのタスクの地行状態を管理するためのタスク管理テーブル(図示せず)

マスタブロセツサは、いずれかのブロセツサか らタスクに対する起動袋求の通知を受けると、ま ずブロセツサ選択指令フラグ・レレスタ50にブ

ロセツナの選択を指令するフラグ「1」をセツトす る。これによつてすべてのゲート回路 21~2 m が 適断され、すべてのプロセツナ状態表示フラグ・ レシスタ 51~5mが対応の入力 塩子 11~1mから 分離されてその内容の更新が禁止される。ブライ オリティ・エンコーダ40は、ブロセツナ状配殺 示フラグ・レジスタ 31~3mからプロセツナ状態 表示フラグを読込み、プロセツナの空き状態を殺 示するフラグ [1] が1個だけ存在する場合にはそ のフラグを出力しているレジスタ 31 の収容位置 情報(プロセツナ当時)を出力し、プロセツサの 空き状態を表示するフラグ「1」が複数個存在する. 場合にはそれらの中から所定の優先順位に従つて 1個を選択しそのプロセツサ番号を出力する。一 方プライオリテイ・エンコーダ40は、読込んだ プロセツサ状態表示フラグがすべてタスク実行中 を投示する「0」を出力している場合には、「0」を 出力する。プライオリテイ・エンコーダ40から 出力された空き状態にあるプロセツナ番号又はす べてのプロセツナがタスク実行中であることを扱

示する [0] は、ゲート70を介してプロセツナギ 特レシスタ80にセツトされる。

マスタブロセツサの CPUは、更新されたプロセ ツサ 番号レジスタ80の内容を出力 編子81を介 して統取り、これが「0」でなく空き状態にあるブ ロセツナの番号を表示している場合には、その番 好に対応するブロセツサを起助袋求タスクに割付 ける。一方マスタブロセッナの CPU は、プロセツ ナ数号レンスタ 8 0 の内容が「0」であつて空きブ ロセツサが存在しない場合には、タスク質性テー ブルの内容に基いて、起動要求のあつたタスクに 比べて低い優先順位のタスクを実行しているプロ セツナをさがす。そのようなプロセッサが存在す ればその実行中のタスクが中断されてこれに起動 要求タスクが割付けられ、そのようなプロセンサ が存在しなければ起勤要求は保留される。マスタ ブロセッチの CPUは、空き状態にあつたブロセッ ナに起動要求のあつたタスクを割付けた場合には、 このプロセツサに対応する入力端子 11 にタスク の実行状態を示すフラグ「0」を出力し、引続いて

プロセツナ雑択指令フラグ・レクスタ 5 0 に「0」 をセプトする。これにより、入力端子11~1m上 の新たなプロセツナ状態表示フラグがゲート21 ~2gを介してレシスタ31~3gにセフトされる。 一方各プロセツサは、実行していたタスクを終 了したときには、まず対応の入力端子 1! 上にプ ロセッチの空き状態を表示するフラグ「1」を出力 し、引続いてタスクの終了をマスクプロセツナの CPU に通知する。入力紹子 1 L 上に出力されたフ ラグ「1」は、 CPUがプロセツナ選択中でなければ 直ちに、通択中であればこれが終了するのをまつ て、ゲート 2 l を介してレレスタ 3 l にセツトさ れる。一方マスタブロセツナの CPU に通知された タスク終了通知は、他のプロセツサからの終了通 知あるいは起動要求などの到着順序に従つて直ち にあるいは適宜な時間保留されたのち処理され、 タスク管理テーブルの内容が更新される。引続い て、マスタブロセツサの CPU はタスク資 23 テープ ルを構べ、起動災水が保留されているタスクある いは優先順位が低いため中断されていたタスクが

存在すれば、そのうちのいずれか1つを通宜な重 択基単に従つて選択し、これに空き状態になった プロセッチを割付けるための作業を行う。

邦 3 凶は、本免明の一実施例に使用する空きブロセッサ避択接置の他の構成の一例を示すブロック凶である。この装置は郭 2 凶示の装置と同様マスタブロセッサ内に設けられている。 第 3 凶において、第 2 凶に関したものと同一であるがら、第 2 凶に関した説明を受しないであるう。 第 3 凶中 9 1、9 2 … 9 a は対応のブロセッサは、2 … a の動作可能表示フラグを存れている動作可能表示フラグを格納する動作可能表示フラグを格納する動作可能表示フラグ・レジスタ、111、112 … 11a はゲート回路である。

マスタブロセッサの CPUは、起動要求のあつた タスクにプロセッサを割付けるための前述した作 葉において、プロセッサ避択指令フラグ・レジス タ 5 0 に「1」をセットするに先立つて、タスク質

持開昭58-115569(5)

理テーブルに保持されているタスクごとに定めら れた動作可能表示フラグを統出し、これを入力器 子91~9mを介して動作可能投示フラグ・レロス タ 101 ~ 10a にセットする。この動作可能表示フ ラグは、現在要求されているタスクに対し動作が 許容されているプロセッナについては「1」が初当 てられており、その他のプロセッナについてはfol が割当てられている。マスタブロセツナの CPUは、 動作可能投示フラグをレジスタ 101 ~ 10s にセツ トしたのち、入力端子51を介してプロセッチ選 択指令プラグ・レンスタ50に「1」をセットする。 以後、第2回に関し説明したと同様の動作が行わ れ、実行要求があつたチスクに割付けるべきブロ セツナが延択される。従つてこの構成においては、 望き状態にありかつタスクに対する動作が許容さ れているプロセツナを選択することができるので、 空き状態にあるプロセッサを一旦選択したのちこ れについてチスクに対する動作の許否を判断する 手順が不要になり、選択時間の短縮が可能になる。 第2回及び第3回に例示したプロセツサ選択装

版において、レジスタ80を省略してゲート回路 70の出力をマスタブロセッサの CPU が直接説収 る構成とすることもできる。あるいはまた、ブラ イオリテイ・エンコーダ40、レジスタ 31~3 a の一方又は双方をマスタブロセッサの CPU からイ オーブル、デセーブルする構成とすることにより、 レジスタ 50、ゲート回路 21~2 a 及び 7 0 を省 略することもできる。また、ブロセッサが タスク 実行状態になったことをマスタブロセッサの CPU から通知する例を示したが、この通知を各プロセ ッサから行う構成とすることもできる。

またプライオリティ・エンコーダ40の選択基準としてはレステムの特性に合わせて適宜なものを避択できる。例えば空き状態を表示している複数合のプロセツサのうち放右端又は左端のものを避択する構成、あるいは無作為的に選択する構成、これらの選択基準を負荷状況に応じて変更できる構成とすることもできる。

以上詳細に説明したように、本発明は、各プロセンサが実行中のタスクを終了したときにこのブ

ロセッチが空き状態になったことを投示するプロセッチ状態投示フラグをマスタブロセッチの CPUを介さずこのプロセッチから直接マスタブロセッチ内のレジスタにセットする構成であるから、CPUは空きプロセッチの存在を置ちに超級でき、わずかなハードウエアの追加によりレステム全体の処理能力を大幅向上できるという利点がある。
4. 図面の簡単な説明

第1回は従来方式の問題点を説明するための数 念図、第2図、第3図は本発明の一実施例に使用 するプロセフサ選択装置の構成の一例を図示する プロフク図である。

